AS4C256M32MD4V-062BAN

Alliance Memory
913-AS4C256M32MD4V
AS4C256M32MD4V-062BAN

Produc.:

Opis:
DRAM LPDDR4X, 8G, 256M x 32, 0.6V, 200ball TFBGA, 1600MHZ, ECC, AUTO TEMP

Model ECAD:
Pobierz bezpłatną aplikację Library Loader, aby skonwertować ten plik do narzędzia ECAD Tool. Dowiedz się więcej o modelu ECAD.

Na stanie magazynowym: 589

Stany magazynowe:
589 Wysylamy natychmiast
Średni czas produkcji:
30 tygodni Oczekiwany czas produkcji w fabryce dotyczący ilości większych niż pokazane.
Ilości większe niż 589 będą podlegać wymogom dotyczącym zamówień minimalnych.
Minimum: 1   Wielokrotności: 1
Cena jednostkowa:
-,-- zł
wewn. Cena:
-,-- zł
Szac. taryfa:
Ten produkt jest wysyłany BEZPŁATNIE

Cennik (PLN)

Il. Cena jednostkowa
wewn. Cena
212,38 zł 212,38 zł
195,91 zł 1 959,10 zł
189,42 zł 4 735,50 zł
184,56 zł 9 228,00 zł
181,07 zł 18 107,00 zł

Atrybuty produktu Wartość atrybutu Wybierz atrybut
Alliance Memory
Kategoria produktów: Pamięć DRAM
RoHS:  
SDRAM - LPDDR4X
8 Gbit
32 bit
1.6 GHz
FBGA-200
256 M x 32
3.5 ns
1.06 V
1.95 V
- 40 C
+ 105 C
Tray
Marka: Alliance Memory
Kraj montażu: Not Available
Kraj wytworzenia: Not Available
Kraj pochodzenia: CN
Wrażliwość na wilgoć: Yes
Styl mocowania: SMD/SMT
Rodzaj produktu: DRAM
Wielkość opakowania producenta: 136
Podkategoria: Memory & Data Storage
Prąd zasilania – max.: 158 mA
Znalezione produkty:
Aby pokazać podobne produkty, zaznacz przynajmniej jedno pole wyboru
Aby wyświetlić podobne produkty w tej kategorii, zaznacz co najmniej jedno pole wyboru powyżej.
Wybrane atrybuty: 0

Ta funkcja wymaga włączonej obsługi języka JavaScript.

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM

Alliance Memory 2GB/4GB/8GB/16GB/32GB LPDDR4 SDRAM is organized as 1 or 2 channels per device, and the individual channel is 8-banks and 16-bits. This product uses a double-data-rate architecture to achieve high-speed operation. The double data rate architecture is a 16n prefetch architecture with an interface. It's designed to transfer two data words per clock cycle at the I/O pins. These devices offer fully synchronous operations referenced to the rising and falling edges of the clock. The data paths are internally pipelined and 16n bits prefetched to achieve very high bandwidth.