AS4C128M32MD2A-18BINTR

Alliance Memory
913-4C12832MD2A18BIT
AS4C128M32MD2A-18BINTR

Produc.:

Opis:
DRAM LPDDR2, 4G,128M X 32, 1.2V, 134 BALL BGA, 533 MHZ, Industrial TEMP - Tape & Reel

Model ECAD:
Pobierz bezpłatną aplikację Library Loader, aby skonwertować ten plik do narzędzia ECAD Tool. Dowiedz się więcej o modelu ECAD.

Dostępność

Stany magazynowe:
Niedostępne na stanie
Średni czas produkcji:
20 tygodni Oczekiwany czas produkcji w fabryce.
Minimum: 2000   Wielokrotności: 2000
Cena jednostkowa:
-,-- zł
wewn. Cena:
-,-- zł
Szac. taryfa:
Ten produkt jest wysyłany BEZPŁATNIE

Cennik (PLN)

Il. Cena jednostkowa
wewn. Cena
Komplet Opakowanie zbiorcze (zamówienie w wielokrotności 2000)
47,77 zł 95 540,00 zł

Atrybuty produktu Wartość atrybutu Wybierz atrybut
Alliance Memory
Kategoria produktów: Pamięć DRAM
RoHS:  
SDRAM Mobile - LPDDR2
4 Gbit
32 bit
533 MHz
FBGA-134
128 M x 32
18 ns
1.14 V
1.95 V
- 40 C
+ 85 C
AS4C128M32MD2A-18
Reel
Marka: Alliance Memory
Wrażliwość na wilgoć: Yes
Styl mocowania: SMD/SMT
Rodzaj produktu: DRAM
Wielkość opakowania producenta: 2000
Podkategoria: Memory & Data Storage
Prąd zasilania – max.: 130 mA
Znalezione produkty:
Aby pokazać podobne produkty, zaznacz przynajmniej jedno pole wyboru
Aby wyświetlić podobne produkty w tej kategorii, zaznacz co najmniej jedno pole wyboru powyżej.
Wybrane atrybuty: 0

CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320201
ECCN:
EAR99

Low-Power DDR2 SDRAM

Alliance Memory Low-Power DDR2 SDRAM are high-speed CMOS and dynamic-access memory internally configured as an 8-bank device. These DDR2 SDRAM feature 4-bit pre-fetch DDR architecture, programmable READ and WRITE latencies, auto Temperature Compensated Self Refresh (TCSR), and clock stop capability. The DDR2 SDRAM reduces the number of input pins in the system by using a double data rate architecture on the Command/Address (CA) bus. This CA bus transmits address, command, and bank information. These DDR2 SDRAM can achieve high-speed operation by using a double data rate architecture on the DQ (bidirectional/differential data bus) pins.