UCC5304EVM-035

Texas Instruments
595-UCC5304EVM-035
UCC5304EVM-035

Produc.:

Opis:
Power Management IC Development Tools UCC5304 isolated sin gle-channel gate dr

Dostępność

Stany magazynowe:
Niedostępne na stanie
Średni czas produkcji:
12 tygodni Oczekiwany czas produkcji w fabryce.
Minimum: 1   Wielokrotności: 1   Maksymalnie: 5
Cena jednostkowa:
-,-- zł
wewn. Cena:
-,-- zł
Szac. taryfa:
Ten produkt jest wysyłany BEZPŁATNIE

Cennik (PLN)

Il. Cena jednostkowa
wewn. Cena
235,55 zł 235,55 zł

Atrybuty produktu Wartość atrybutu Wybierz atrybut
Texas Instruments
Kategoria produktów: Narzędzia rozwojowe do układów scalonych zarządzania zasilaniem
RoHS:  
Evaluation Modules
Gate Driver
3 V to 5.5 V
6 V to 18 V
UCC5304
UCC5304-035
Marka: Texas Instruments
Maksymalna temperatura robocza: + 130 C
Minimalna temperatura robocza: - 40 C
Rodzaj produktu: Power Management IC Development Tools
Wielkość opakowania producenta: 1
Podkategoria: Development Tools
Znalezione produkty:
Aby pokazać podobne produkty, zaznacz przynajmniej jedno pole wyboru
Aby wyświetlić podobne produkty w tej kategorii, zaznacz co najmniej jedno pole wyboru powyżej.
Wybrane atrybuty: 0

TARIC:
8473302000
CAHTS:
8473302000
USHTS:
8473301180
MXHTS:
8473300401
ECCN:
EAR99

UCC5304EVM-035 Gate Driver Evaluation Module

Texas Instruments UCC5304EVM-035 Gate Driver Evaluation Module (EVM) is designed to evaluate the UCC5304, an isolated single-channel gate driver with a 4A source and 6A sink peak current capability. This evaluation module is a reference design for driving power MOSFETs with up to 18V drive voltage, UCC5304 pin function identification, components selection guide, and PCB layout example. Texas Instruments UCC5304EVM-035 has independent connection points for VCCI and VDD supplies, including separate ground points. A three-position header with jumpers for the input signal lets designers easily tie input high or low. Various testing points are provided for easy connection, including some designated for use with ground springs for shorter measurement loops of key signals. The PCB layout is optimized with a minimized loop area in both the gate driver and power supply loops with bypassing capacitors.