A3T2GF40CBF-HPI

Zentel Japan
155-A3T2GF40CBF-HPI
A3T2GF40CBF-HPI

Produc.:

Opis:
DRAM DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96, Ind. Temp.

Karta charakterystyki:
Model ECAD:
Pobierz bezpłatną aplikację Library Loader, aby skonwertować ten plik do narzędzia ECAD Tool. Dowiedz się więcej o modelu ECAD.
Więcej informacji
Dowiedz się więcej o Zentel Japan A3T2GF40CBF-HPI

Na stanie magazynowym: 1 884

Stany magazynowe:
1 884 Wysylamy natychmiast
Średni czas produkcji:
20 tygodni Oczekiwany czas produkcji w fabryce dotyczący ilości większych niż pokazane.
Ilości większe niż 1884 będą podlegać wymogom dotyczącym zamówień minimalnych.
Minimum: 1   Wielokrotności: 1
Cena jednostkowa:
-,-- zł
wewn. Cena:
-,-- zł
Szac. taryfa:

Cennik (PLN)

Il. Cena jednostkowa
wewn. Cena
35,52 zł 35,52 zł
32,98 zł 329,80 zł
31,99 zł 799,75 zł
31,22 zł 1 561,00 zł
30,49 zł 3 049,00 zł
29,46 zł 7 365,00 zł
28,72 zł 14 360,00 zł
28,51 zł 28 510,00 zł
2 090 Oferta

Atrybuty produktu Wartość atrybutu Wybierz atrybut
Zentel Japan
Kategoria produktów: Pamięć DRAM
RoHS:  
SDRAM - DDR3L
2 Gbit
16 bit
933 MHz
FPGA-96
128 M x 16
1.283 V
1.575 V
- 40 C
+ 95 C
DDR3(L)
Tray
Marka: Zentel Japan
Wrażliwość na wilgoć: Yes
Styl mocowania: SMD/SMT
Rodzaj produktu: DRAM
Wielkość opakowania producenta: 2090
Podkategoria: Memory & Data Storage
Prąd zasilania – max.: 82 mA
Nazwa handlowa: Zentel Japan
Jednostka masy: 234,800 mg
Znalezione produkty:
Aby pokazać podobne produkty, zaznacz przynajmniej jedno pole wyboru
Aby wyświetlić podobne produkty w tej kategorii, zaznacz co najmniej jedno pole wyboru powyżej.
Wybrane atrybuty: 0

Karta charakterystyki

CNHTS:
8542329010
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.

Wystąpił nieoczekiwany błąd.


Jakieś pytania? Proszę odwiedzić Centrum Pomocy.
W przypadku pytań dotyczących konkretnego zamówienia, proszę zalogować się na swoje konto.

Jeśli pojawią się dalsze problemy, proszę skontaktować się z nami pod numerem 800-346-6873 lub wysłać wiadomość e-mail na adres help@mouser.com.