A3R12E40DBF-8EA

Zentel Japan
155-A3R12E40DBF-8EA
A3R12E40DBF-8EA

Produc.:

Opis:
DRAM DDR2 512Mb, 32Mx16, 800 at CL5, 1.8V, FBGA-84, 105C

Model ECAD:
Pobierz bezpłatną aplikację Library Loader, aby skonwertować ten plik do narzędzia ECAD Tool. Dowiedz się więcej o modelu ECAD.

Dostępność

Stany magazynowe:
Niedostępne na stanie
Średni czas produkcji:
20 tygodni Oczekiwany czas produkcji w fabryce.
Minimum: 2000   Wielokrotności: 2000
Cena jednostkowa:
-,-- zł
wewn. Cena:
-,-- zł
Szac. taryfa:
Ten produkt jest wysyłany BEZPŁATNIE

Cennik (PLN)

Il. Cena jednostkowa
wewn. Cena
14,92 zł 29 840,00 zł

Atrybuty produktu Wartość atrybutu Wybierz atrybut
Zentel Japan
Kategoria produktów: Pamięć DRAM
RoHS:  
SDRAM - DDR2
512 Mbit
16 bit
400 MHz
FPGA-84
32 M x 16
400 ps
1.7 V
1.9 V
- 40 C
+ 105 C
DDR2
Tray
Marka: Zentel Japan
Kraj montażu: Not Available
Kraj wytworzenia: Not Available
Kraj pochodzenia: TW
Wrażliwość na wilgoć: Yes
Styl mocowania: SMD/SMT
Rodzaj produktu: DRAM
Wielkość opakowania producenta: 2000
Podkategoria: Memory & Data Storage
Prąd zasilania – max.: 65 mA
Nazwa handlowa: Zentel Japan
Jednostka masy: 194 mg
Znalezione produkty:
Aby pokazać podobne produkty, zaznacz przynajmniej jedno pole wyboru
Aby wyświetlić podobne produkty w tej kategorii, zaznacz co najmniej jedno pole wyboru powyżej.
Wybrane atrybuty: 0

USHTS:
8542320028
ECCN:
EAR99

DDR2 SDRAM

Zentel DDR2 SDRAM features a double-data-rate architecture with two data transfers per clock cycle. The high-speed data transfer is realized by the 4 bits prefetch pipelined architecture. A bi-directional differential data strobe (DQS and /DQS) is transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs Differential clock inputs (CK and /CK). The DLL aligns DQ and DQS transitions with CK transitions.