LMX1205RHAT

Texas Instruments
595-LMX1205RHAT
LMX1205RHAT

Produc.:

Opis:
Phase Locked Loops - PLL Low-noise high-freq uency buffer/multipl

Cykl życia:
Nowe produkty:
Nowości od tego producenta.
Model ECAD:
Pobierz bezpłatną aplikację Library Loader, aby skonwertować ten plik do narzędzia ECAD Tool. Dowiedz się więcej o modelu ECAD.

Na stanie magazynowym: 144

Stany magazynowe:
144 Wysylamy natychmiast
Średni czas produkcji:
18 tygodni Oczekiwany czas produkcji w fabryce dotyczący ilości większych niż pokazane.
Minimum: 1   Wielokrotności: 1
Cena jednostkowa:
-,-- zł
wewn. Cena:
-,-- zł
Szac. taryfa:
Ten produkt jest wysyłany BEZPŁATNIE

Cennik (PLN)

Il. Cena jednostkowa
wewn. Cena
1 079,82 zł 1 079,82 zł
928,07 zł 9 280,70 zł
890,19 zł 22 254,75 zł
Komplet Opakowanie zbiorcze (zamówienie w wielokrotności 250)
828,40 zł 207 100,00 zł

Atrybuty produktu Wartość atrybutu Wybierz atrybut
Texas Instruments
Kategoria produktów: Zamknięte pętle fazowe – PLL
RoHS:  
12.8 GHz
300 MHz
300 MHz to 12.8 GHz
2.6 V
2.4 V
Si
- 40 C
+ 85 C
SMD/SMT
VQFN-40
Reel
Cut Tape
Marka: Texas Instruments
Zestaw projektowy: LMX1205EVM
Poziom wejścia: CMOS
Wrażliwość na wilgoć: Yes
Prąd roboczy zasilania: 1.13 A
Napięcie robocze zasilania: 2.5 V
Rodzaj produktu: PLLs - Phase Locked Loops
Seria: LMX1205
Wielkość opakowania producenta: 250
Podkategoria: Wireless & RF Integrated Circuits
Znalezione produkty:
Aby pokazać podobne produkty, zaznacz przynajmniej jedno pole wyboru
Aby wyświetlić podobne produkty w tej kategorii, zaznacz co najmniej jedno pole wyboru powyżej.
Wybrane atrybuty: 0

Ta funkcja wymaga włączonej obsługi języka JavaScript.

TARIC:
8542399000
CNHTS:
8542399000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

LMX1205 JESD Buffer/Multiplier/Divider

Texas Instruments LMX1205 JESD Buffer/Multiplier/Divider has a high-frequency capability, extremely low jitter, and programmable clock input and output delay. These features make this device a great approach to clock high precision, high-frequency data converters without degradation of signal-to-noise ratio. Each of the four high-frequency clock outputs and additional LOGICLK outputs with a larger divider range is paired with a SYSREF output clock signal. The SYSREF signal for JESD204B/C interfaces can either be passed or internally generated as input and re-clocked to the device clocks. The noiseless delay adjustment at the input path of the high-frequency clock input and individual clock output paths ensures low-skew clocks in a multi-channel system. For the data converter clocking application, having the jitter of the clock less than the aperture jitter of the data converter is essential. In applications where more than four data converters need to be clocked, various cascading architectures can be developed using multiple devices to distribute all the SYSREF signals and high-frequency clocks required. The Texas Instruments LMX1205 is an exemplary choice for clocking data converters when combined with an ultra-low noise reference clock source, especially when sampling above 3GHz.