74LVC1G373DBVR1G4

Texas Instruments
595-4LVC1G373DBVR1G4
74LVC1G373DBVR1G4

Produc.:

Opis:
Latches Single D-Type Latch with 3S Output

Cykl życia:
Nowe produkty:
Nowości od tego producenta.
Model ECAD:
Pobierz bezpłatną aplikację Library Loader, aby skonwertować ten plik do narzędzia ECAD Tool. Dowiedz się więcej o modelu ECAD.

Na stanie magazynowym: 5 997

Stany magazynowe:
5 997 Wysylamy natychmiast
Średni czas produkcji:
12 tygodni Oczekiwany czas produkcji w fabryce dotyczący ilości większych niż pokazane.
Minimum: 1   Wielokrotności: 1
Cena jednostkowa:
-,-- zł
wewn. Cena:
-,-- zł
Szac. taryfa:

Cennik (PLN)

Il. Cena jednostkowa
wewn. Cena
4,86 zł 4,86 zł
2,95 zł 29,50 zł
2,49 zł 62,25 zł
1,89 zł 189,00 zł
1,63 zł 407,50 zł
1,29 zł 1 290,00 zł
Komplet Opakowanie zbiorcze (zamówienie w wielokrotności 3000)
1,10 zł 3 300,00 zł
0,916 zł 8 244,00 zł
0,912 zł 16 416,00 zł

Atrybuty produktu Wartość atrybutu Wybierz atrybut
Texas Instruments
Kategoria produktów: Zatrzask
RoHS:  
D-Type
LVC
1 Output
SOT-23-6
Non-Inverting
32 mA
- 32 mA
1.65 V
5.5 V
- 40 C
+ 125 C
Reel
Cut Tape
Marka: Texas Instruments
Styl mocowania: SMD/SMT
Liczba kanałów: 1 Channel
Liczba linii wejściowych: 1 Input
Prąd roboczy zasilania: 10 uA
Rodzaj produktu: Latches
Seria: 74LVC1G373DBVR1G4
Wielkość opakowania producenta: 3000
Podkategoria: Logic ICs
Prąd zasilania – max.: 10 uA
Znalezione produkty:
Aby pokazać podobne produkty, zaznacz przynajmniej jedno pole wyboru
Aby wyświetlić podobne produkty w tej kategorii, zaznacz co najmniej jedno pole wyboru powyżej.
Wybrane atrybuty: 0

Ta funkcja wymaga włączonej obsługi języka JavaScript.

TARIC:
8542319000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches

Texas Instruments SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches are designed for 1.65V to 5.5V VCC operation. This device is particularly suitable for implementing I/O ports, buffer registers, working registers, and bidirectional bus drivers. The Q outputs follow the data (D) inputs while the latch-enable (LE) input is high. When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs.