AS4C128M32MD2A-25BIN

Alliance Memory
913-4C12832MD2A25BIN
AS4C128M32MD2A-25BIN

Produc.:

Opis:
DRAM LPDDR2, 4G, 128M X 32, 1.2V, 134 BALL BGA, 400MHZ, Industrial TEMP - Tray

Model ECAD:
Pobierz bezpłatną aplikację Library Loader, aby skonwertować ten plik do narzędzia ECAD Tool. Dowiedz się więcej o modelu ECAD.

Na stanie magazynowym: 66

Stany magazynowe:
66
Wysylamy natychmiast
Dostępna ilość z otwartych zamówień:
168
Oczekiwane: 18.09.2026
Średni czas produkcji:
20
tygodni Oczekiwany czas produkcji w fabryce dotyczący ilości większych niż pokazane.
Minimum: 1   Wielokrotności: 1
Cena jednostkowa:
-,-- zł
wewn. Cena:
-,-- zł
Szac. taryfa:

Cennik (PLN)

Il. Cena jednostkowa
wewn. Cena
71,06 zł 71,06 zł
65,94 zł 659,40 zł
63,84 zł 1 596,00 zł
62,33 zł 3 116,50 zł
59,60 zł 5 960,00 zł
58,09 zł 9 759,12 zł
57,20 zł 28 828,80 zł

Atrybuty produktu Wartość atrybutu Wybierz atrybut
Alliance Memory
Kategoria produktów: Pamięć DRAM
RoHS:  
SDRAM Mobile - LPDDR2
4 Gbit
32 bit
400 MHz
FBGA-134
128 M x 32
5.5 ns
1.14 V
1.95 V
- 40 C
+ 85 C
AS4C128M32MD2A-25
Tray
Marka: Alliance Memory
Kraj montażu: TW
Kraj wytworzenia: TW
Kraj pochodzenia: TW
Wrażliwość na wilgoć: Yes
Styl mocowania: SMD/SMT
Rodzaj produktu: DRAM
Wielkość opakowania producenta: 168
Podkategoria: Memory & Data Storage
Prąd zasilania – max.: 130 mA
Jednostka masy: 2,191 g
Znalezione produkty:
Aby pokazać podobne produkty, zaznacz przynajmniej jedno pole wyboru
Aby wyświetlić podobne produkty w tej kategorii, zaznacz co najmniej jedno pole wyboru powyżej.
Wybrane atrybuty: 0

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.

Low-Power DDR2 SDRAM

Alliance Memory Low-Power DDR2 SDRAM are high-speed CMOS and dynamic-access memory internally configured as an 8-bank device. These DDR2 SDRAM feature 4-bit pre-fetch DDR architecture, programmable READ and WRITE latencies, auto Temperature Compensated Self Refresh (TCSR), and clock stop capability. The DDR2 SDRAM reduces the number of input pins in the system by using a double data rate architecture on the Command/Address (CA) bus. This CA bus transmits address, command, and bank information. These DDR2 SDRAM can achieve high-speed operation by using a double data rate architecture on the DQ (bidirectional/differential data bus) pins.